Курсовая работа по дисциплине «Организация ЭВМ и систем»




Скачать 216.94 Kb.
НазваниеКурсовая работа по дисциплине «Организация ЭВМ и систем»
Дата публикации25.07.2013
Размер216.94 Kb.
ТипКурсовая
lit-yaz.ru > Информатика > Курсовая
ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

РОССИЙСКОЙ ФЕДЕРАЦИИ ТУЛЬСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

Кафедра электронных вычислительных машин

Контрольно-курсовая работа по дисциплине

«Организация ЭВМ и систем»

Вариант №4


Выполнил:

студент группы 250261

Косухин К.Ю.

Проверил:

Лебеденко Ю.И.


Тула 2009

Оглавление

Постановка задачи 3

Анализ исходных данных и организация общей структуры 4

Выбор элементной базы 5

Разработка программного обеспечения 13

Анализ динамических параметров системы 14

Определение параметров подсистемы памяти 15

Заключение 17

Список литературы 18

Приложение 1. Листинг программы работы УВ 19



^

Постановка задачи


В контрольно-курсовой работе разрабатывается вычислительная система, предназначенная для реализации заданного алгоритма обработки входного цифрового сигнала и структурно состоящая из устройств:

персональной ЭВМ (ПЭВМ) типа 1ВМ РС/АТ-386 и выше;

устройства ввода (УВ), связанного с ПЭВМ через стандартный интерфейс.

Структура системы представлена на рисунке



Исходные данные для проектирования вычислительной системы описаны ниже:

  • Элементная база блока цифровой обработки: сопроцессорная конфигурация ЦП и АСП на базе процессора х86 (К1810);

  • Тип синхронизации: с синхронизацией по готовности данных (программное считывание регистра состояния);

  • Тип стандартного интерфейса для связи УВ и ПЭВМ: последовательный порт (по протоколу RS – 232C);

  • Тип выполняемой функции: требуется вычислить среднее арифметическое значение из 10 последовательно принятых входных значений;

  • Разрядность обрабатываемых данных: 16.

Основными задачами работы являются:

  • практическое овладение методикой проектирования вычислительной системы на основе современной элементной базы, технических средств вычислительной техники, на основе теории организации ЭВМ и систем;

  • оценка параметров разрабатываемой системы и применения мер по повышению ее качества.
^

Анализ исходных данных и организация общей структуры


В соответствии с исходными данными можно назвать необходимые элементы проектируемой системы:

Микропроцессор К1810ВМ86 - ЦП, арифметический сопроцессор К1810ВМ87, три буферных регистра К1810ИР82, два шинных формирователя К1810ВА86, системный контроллер К1810ВГ88, генератор тактовых импульсов К1810ГФ84, ПЗУ на основе КР556РТ5, ОЗУ на основе КМ581РУ5, два последовательных блока интерфейса на основе К580ВВ51А.
^

Выбор элементной базы


Основой модуля является центральный процессор, в роли которого выступает микропроцессор К1810ВМ86, который отображен на рисунке ниже.

Микросхема представляет собой однокристальный 16-разрядный микропроцессор, осуществляющий общую обработку данных и управление блоками системы в соответствии с заданной программой. Кристалл микросхемы с геометрическими размерами 5,5X5,5 мм содержит около 29000 транзисторов и потребляет 1,7 Вт от источника питания +5В. Схема выпускается в 40-выводном корпусе.

МП содержит 14 16-ти разрядных внутренних регистров и образует 16-ти битовую шину данных для связи с внешней памятью и портами ввода-вывода. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мбайт.



Для сокращения необходимого числа выводов БИС младшие 16 адресных линий мультиплексированы во времени с линиями данных и составляют единую шину адреса/данных (ШАД). Четыре старшие адресные линии аналогично мультиплексированы с линиями состояния. Чтобы сигналы этих линий можно было использовать в системе, их обязательно разделяют с помощью внешних схем, т.е. осуществляют демультиплексирование шин. Для этого могут быть использованы, например, следующие микросхемы:

  • К1810ИР82 - 8-ми разрядный адресный регистр, предназначенный для связи микропроцессора л с системной шиной адреса; обладает повышенной нагрузочной способностью (используется в связи с тем, что шины адреса и данных совмещены в качестве регистра-защелки, который сохраняет адрес и пропускает данные);

  • К1810ВА86 - двунаправленный 8-ми разрядный шинный формирователь, предназначенный для обмена данными между микропроцессором и системной шиной данных (используется для усиления сигналов, передаваемых на шину данных).

В модуль также входит арифметический сопроцессор, представленный на рисунке.



Микросхема К1810ВМ87 представляет собой однокристальный 80-битовый арифметический сопроцессор. Сопроцессор может быть использован только совместно с центральным процессором, так как в нем отсутствует механизм выборки команд. Использование АСП совместно с центральным процессором ВМ86 расширяет систему команд до 159 мнемокодов.

Назначение выводов сопроцессора:

  • АD15-АD0 - выходы/выходы для формирования данных.

  • А16/S6-А16/S3 - выходы для формирования разряда четырех старших разрядов адреса.

  • ВНЕ/S7 - выходной сигнал разрешения старшего байта шины данных. Когда сопроцессор не управляет шиной данных, выход используется как вход.

  • S2 - S0- выходной сигнал кода состояния сопроцессора. Если 828180=101, то чтение из памяти, если ПО, то запись в память, если 111 -пассивное состояние сопроцессора. Остальные комбинации не используются. Код состояния выставляется в такте Т4 и сохраняет значение в тактах Т1,Т2. В тактах ТЗ, ТЛУ, когда входной сигнал готовности = 1 (READY=1) выставляется код пассивного состояния: 111. Код состояния используется системным контроллером К1810ВГ88 для формирования сигналов управления при обращении к памяти. Изменение сигналов служит для информации начала цикла шины, а пассивное состояние в такте ТЗ или ТW для информации конца цикла шины. Когда управление шины осуществляет ЦП, эти выводы являются входами.

  • RQ/GT - вход/выход, используемый для запроса или предоставления доступа к локальной шине ЦП, когда сопроцессор требует переслать операнд. Этот вывод может быть использован для запроса или предоставления доступа другому процессору, который связан с арифметическим сопроцессором по линии RQ/GT1.

  • RQ/GT1 - вход/выход сигнала запроса или предоставления шины для связи сопроцессора с другим процессором, использующим локальную шину. Если сопроцессор не управляет локальной шиной в момент прихода запроса по линии RQ/GT1 от другого процессора, то этот запрос пересылается, с запоминаем на один такт СLК. Сигнал предоставления шины от ЦП и ответный сигнал о завершении доступа другим процессором также передается сопроцессором с задержкой на 1 такт CLK

  • QS1-QS0 - входные сигналы кода состояния очереди команд. Позволяют сопроцессору следить за состоянием очереди команд ЦП с тем, чтобы синхронизировать начало выполнения очередной команды.

  • INT - выходной сигнал запроса прерывания, указывающий на возникновение немаскируемой исключительной ситуации. Обычно этот вывод подключается на вход контроллера прерывания К580ВН59А.

  • BUSY - выходной сигнал занятости. BUSY =1 указывает на то, что сопроцессор выполняет команду. Соединяется с входом ТЕSТ ЦП, обеспечивает тем самым синхронизацию его работы и сопроцессора. В случае возникновения немаскируемой исключительной ситуации этот сигнал остается высокого уровня до тех пор, пока флаг исключительной ситуации не сбросится.

  • READY- входной сигнал готовности от ВУ.

  • RDY- подтверждение готовности от памяти или ВУ синхронизируемый тактовым генератором К1810ГФ84, который формирует сигнал готовности для арифметического сопроцессора и ЦП.

  • RЕSЕТ - входной сигнал сброса (начальные установки). Установить сопроцессор в начальное состояние. Высокий уровень должен составлять не менее 4 периодов CLK.

  • CLK - входной сигнал тактовой частоты от генератора тактовых импульсов.

Осуществляет временную синхронизацию работы сопроцессора. Дополнительный диапазон частот для сопроцессора ВМ87 от 2 до 5 МГц. GND - выводы для заземления.

Проектируемый модуль должен быть оснащен контроллером системной шины К1810ВГ88. Контроллер шины управляет обменом между локальной шиной процессора и системной шиной при наличии доступа к управлению шинами МП. Контроллер шины синхронизируется тактовым генератором МП и осуществляет управление шинными формирователями, регистрам, фиксаторами адреса, устройствами ввода-вывода и памятью. Условное графическое обозначение приведено на рисунке



Для синхронизации всего микропроцессорного модуля используется генератор тактовых импульсов К1810ГФ84, изображенный на рисунке ниже. Данная микросхема работает в режиме формирования сигналов от внутреннего генератора и применяется для формирования тактовых импульсов СLК, РСLК, ОSС, причем сигнал СLК вырабатывается с тактовой частотой ЦП, а РСЬК - с половинной частотой сигнала СLК, и используется для более медленных устройств периферии. Также этот генератор вырабатывает сигналы «Готовность» - READY, «Сброс» - RESET.



Последовательный адаптер (для связи УВ и ПЭВМ) выполнен на микросхеме КР580ВВ51А (рис. 7). Эта микросхема выполняет преобразование параллельного 8-битового потока дынных от центрального процессора в последовательный поток символов со служебными битами и выдает этот поток в последовательный канал связи с различной скоростью, а также выполняет обратное преобразование: последовательный поток символов - в параллельное 8-разрядное слово. В реализуемом вычислительном устройстве последовательный порт будет только выводить готовый 16-разрядный результат. Так как за один цикл адаптер передает только 8 бит, то весь результат передастся за 2 таких цикла.



(Условное графическое обозначение микросхемы КР580ВВ51А)

С последовательным адаптером ввода-вывода связано 2 порта ввода-вывода. Один порт соответствует записи управляющего слова в адаптер, а другой - данных для передачи. Адаптер определяет, что данные или управляющее слово пришло на вход по сигналу СО/.

На следующем рисунке изображен формат управляющего слова, а на нижнем рисунке - формат директивы команды для асинхронного режима, в котором будет работать последовательный адаптер ввода-вывода.

Формат директивы команды микросхемы КР580ВВ51А

Формат управляющего слова для микросхемы КР580ВВ51А
Блок интерфейса состоит из: микросхемы интерфейса (последовательный порт) КР580ВВ51А, логики управления и дешифратора системного адреса.

Блок интерфейса состоит из: микросхемы интерфейса (последовательный порт) КР580ВВ51А, логики управления и дешифратора системного адреса.

Дешифратор системного адреса необходим для определения факта обращения к порту со стороны УВ. Схема включения порта показана на рисунке. Данные в ПЭВМ поступают с выхода TxD. Сигнал ТхRDY оповещает процессор о готовности передачи.



При подключении ЗУ к шинам микропроцессорной системы необходимо обеспечивать передачу, как слов, так и отдельных байтов. В связи с этим память должна быть организована в виде двух банков: младшего, подключаемого к линиям данных D7 D0 шины данных и содержащего байты с четными адресами (А0=0), и старшего, соединенного с D15 - D8 и содержащего байты с нечетными адресами (А0=1). Чтобы каждое слово передавалось за один цикл шины, слова располагают только с четных адресов. Выбор младшего или старшего банка памяти осуществляется путем подачи сигналов А0 и ВНЕ. При подачи сигнала А0 выбирается младший банк памяти, а при ВНЕ - старший банк памяти. Линия А14 используется для различия блоков ПЗУ и ОЗУ.

В качестве ПЗУ используется программируемая микросхема КР556РТ5. Объем микросхемы - 512 байт. Так как она выдает только 8 бит данных, а шина данных процессора имеет разрядность 16 бит, то 2 микросхемы ПЗУ подключаются параллельно для получения 512x16.

В результате вышеперечисленных условий для организации памяти типа ОЗУ была выбрана микросхема статического ОЗУ КМ581РУ5. Емкость этой микросхемы памяти составляет 16К. Так как она выдает только 8 бит данных, а шина данных процессора имеет разрядность 16 бит, то 2 микросхемы ОЗУ подключаются параллельно для получения 16Кх16.



Для разрешения ЦП чтения/записи данных из ОЗУ, нужно сигнал MEMR. подать на вход W/R микросхемы ОЗУ. Адресные входы А0 - А10 подключены к адресным линиям А11 - А1 шины адреса. Начальный адрес ОЗУ - 00000h.

В таблице расписан режим работы дешифратора адреса, включающего передачу/прием данных к нужному устройству.


Адрес

СО/ входного

последовательного

адаптера

С5 входного

адаптера

С8 выходного

последовательного

адаптера

СО выходного

последовательного

адаптера

00000000

0

0

1

0

00000001

0

1

0

0

00000010

0

0

1

1

00000011

1

1

0

0

По таблице видно, что за устройствами закреплены 3 порта ввода-вывода. Нулевой порт закреплен за управляющим словом выходного адаптера, первый порт - за словом данных выходного адаптера, а второй порт - за 2-байтовым словом входного адаптера.

Устройство имеет собственную резидентную память программ и память данных, в качестве которой может использоваться регистровая память. Обобщенная структура УВ приведена на рисунке



  • ПЗУ - постоянное запоминающее устройство (память программ);

  • СМ - системная магистраль;

  • ОЗУ - оперативное запоминающее устройство (память данных).


^

Разработка программного обеспечения


Согласно заданию необходимо составить алгоритм вычисления среднего арифметического N=4 последовательно принятых входных значений. Среднее арифметическое считается по формуле:



Полученный алгоритм приведен на блок-схеме. Полученная программа реализации заданной функции представлена в Приложении 1.


^

Анализ динамических параметров системы


Полное время выполнения одного цикла программы, содержащего чтение, вычисление и запись результата подсчитывается суммированием тактов выполнения каждой из команд.

Команда

Время выполнения,

в тактах

MOV М, D

4

MOV R, D

4

XOR R,R

3

MOV R, R

2

FDIV M

90

AND R, D

4

JZ МЕТКА

8

^ JMP METKA

7

ORR,R

4

FSUB M

7

INC M

5

CMP M,D

7

FADD M

7

^ JNE METKA

8

Время выполнения одного цикла программы: 331такт. Частота работы процессора - 5МГц.

Время одного цикла:
^

Определение параметров подсистемы памяти


Емкость памяти данных определяется выражением:

Qz=k(Nnp + 2NHCX + NKp), (1)

где Nnp, NHC>;, NKP, - соответственно количество ячеек памяти для хранения промежуточных, исходных данных и конечных результатов, к>=1, -коэффициент учитывающий затраты памяти для организации команд защиты и контроля.

Для хранения промежуточных данных необходимо 5 байт: 1 байт под счетчик (db), 4 байта - промежуточная сумма (dd). Для хранения исходных данных необходимо 20 байт: массив из 10 двухбайтовых чисел. Для хранения конечных результатов необходимо 2 байта: среднее арифметическое.

Qz = Nnp + 2NHC, + NKP = 5*8 + 2*20*8 + 2*8 = 376 ячеек (47 байт).

Qpn =< Nnp + 2N„CX + NKp=5*8+20*8+2*8=216 ячеек (27 байт).

В разработанном устройстве присутствует блок памяти ОЗУ, и память данных полностью располагается в ОЗУ.

Емкость памяти программ определяется выражением:

Qn=< Nn + Nu + Nnn + NT + Nnon

где Nn, Nk, Nnn, NT, Nnon, - количества ячеек памяти соответственно для размещения программ, констант, подпрограмм, теста контроля, программ обработки прерываний.

Исходя из текста приведенной программы получаем, что для хранения данной программы необходимо в сумме необходимо 74 байта. Т.к. каждый байт соответствует 8 ячейкам, то потребуется 592 ячейки.

Для размещения кода была выбрана микросхема ППЗУ КР556РТ5. Она имеет объем 512x8. Для расширения разрядности до 16 (разрядность шины данных) две микросхемы подключаются последовательно. Для расширения объема памяти до 1024 (количество ячеек) к двум имеющимся микросхемам параллельно подключаются две такие же микросхемы, подключенные последовательно. Емкость памяти данных определяется выражением:

Qz=k(Nnp + 2NHCX + NKp), (1)

где Nnp, NHC>;, Nkp, - соответственно количество ячеек памяти для хранения промежуточных, исходных данных и конечных результатов, к>=1, -коэффициент учитывающий затраты памяти для организации команд защиты и контроля.

Для хранения промежуточных данных необходимо 5 байт: 1 байт под счетчик (db), 4 байта - промежуточная сумма (dd). Для хранения исходных данных необходимо 20 байт: массив из 10 двухбайтовых чисел. Для хранения конечных результатов необходимо 2 байта: среднее арифметическое.

Qz = Nnp + 2NHC, + NKP = 5*8 + 2*20*8 + 2*8 = 376 ячеек (47 байт).

Qpn =< Nnp + 2NCX + NKp=5*8+20*8+2*8=216 ячеек (27 байт).

В разработанном устройстве присутствует блок памяти ОЗУ, и память данных полностью располагается в ОЗУ.

Емкость памяти программ определяется выражением:

Qn=< Nn + Nu + Nnn + NT + Nnon

где Nn, Nk, Nnn, NT, Nnon, - количества ячеек памяти соответственно для размещения программ, констант, подпрограмм, теста контроля, программ обработки прерываний.

Исходя из текста приведенной программы получаем, что для хранения данной программы необходимо в сумме необходимо 74 байта. Т.к. каждый байт соответствует 8 ячейкам, то потребуется 592 ячейки.

Для размещения кода была выбрана микросхема ППЗУ КР556РТ5. Она имеет объем 512x8. Для расширения разрядности до 16 (разрядность шины данных) две микросхемы подключаются последовательно. Для расширения объема памяти до 1024 (количество ячеек) к двум имеющимся микросхемам параллельно подключаются две такие же микросхемы, подключенные последовательно.

Заключение


В результате выполнения курсовой работы была разработана вычислительная система на основе конфигурации ЦД и арифметического сопроцессора на базе комплекта К1810. Были разработаны модули, входящие в состав ВС, а также программное обеспечение самого ВС и для совместной работы его в ПЭВМ. Были оценены параметры вычислительной системы, выбран оптимальный вариант схемы.
^

Список литературы


  • Абрайтис В.Б. Микропроцессоры и микропроцессорные комплексы

  • интегральных микросхем: Справочник, В 2 т. / В.Б. Абрайтис, Н.Н. Аверьянов, А.И. Белоус и др. - М.: Радио и связь, 1988. - Т.1. - 368 с.

  • Казаринов Ю.М. Микропроцессорный комплект К1810:структура, программирование, применение. Справочная книга/ Ю.М. Казаринов, В.Н. Номоконов, Г.С. Подклетнов, Ф.В. Филиппов/. - М.: Высшая школа, 1990.-269 с.

  • Лебеденко Ю.И. Организация ЭВМ и систем. Учебное пособие, Тула 2006.

  • Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги: Справочник. Т.6.-М.:ИПРадиоСофт, 2000.-544 с.

  • Цифровые и аналоговые интегральные микросхемы: Справочник / Под ред. С.В.Якубовского. - М., 1990


^

Приложение 1. Листинг программы работы УВ



sts1 segment para public 'stack'

DB 30 dup ('stack')

sts1 ends

ds1 segment para public 'data'

index db 0

sum dd 0

sred dw 0

ds1 ends

cs1 segment para public 'code'

main proc far

assume cs:cs1, ds:ds1, ss:sts1

mov ax, @data

mov ds, ax

mov al, 01001101b

out 2, al; установивли состояние выходного порта

out 3, al; установивли состояние входного порта

mov al, 00000011b

out 3, al; установивли состояние входного порта

out 2, al; установивли состояние выходного порта

loop1: xor ax, ax

in al, 3; считывание слова состояния входного адаптера

and al, 00000010b; проверка готовности передачи

jz loop1

xor al, al

mov index, al

mov sum, al

in al, 1; чтение младшего байта

mov dl, al

input1: xor ax, ax

in al, 3; считывание слова состояния входного адаптера (в ax находятся введенные 2 байта)

and al, 00000010b; проверка готовности передачи

jz input1

in al, 1; чтение старшего байта

sal ах, 8; сдвиг влево на 1 байт

or ах, dx; получение целого слова

fld ах

fadd sum

fstp dword ptr sum

fwait

inc index

cmp index, 9

jne loop1

fld dword ptr sum

fdiv 10

fstp sred

fwait

output1: xor ax, ax

in al, 2; чтение слова состояния выходного адаптера

and al, 2; проверка режима готовности передачи

jz output1; цикл, пока нет готовности

mov ах, sred

out 0, al

output2: xor ax, ax

in al, 2; чтение слова состояния выходного адаптера

and al, 2; проверка режима готовности передачи

jz output2; цикл, пока нет готовности

mov ах, sred

shr ах, 8

out 0, al; вывод старшего байта результата

jmp loop1

main endp

cs1 ends

end main

Добавить документ в свой блог или на сайт

Похожие:

Курсовая работа по дисциплине «Организация ЭВМ и систем» icon«Организация эвм» Контрольно курсовая работа «Проектирование вычислительной системы»
Данная контрольно-курсовая работа выполняется с целью закрепления знаний по курсу «Организация ЭВМ и систем» и получения практических...

Курсовая работа по дисциплине «Организация ЭВМ и систем» iconЛабораторная работа №1 по дисциплине «организация ЭВМ и систем»
Работа выполняется с целью изучения структуры микропроцессора (МП) кр580ВМ80А и практического овладения аппаратно программными средствами...

Курсовая работа по дисциплине «Организация ЭВМ и систем» iconЛабораторная работа №4 по дисциплине «организация ЭВМ и систем»
Целью работы является изучение функционирования ацп последовательного счета и параллельного порта пэвм, приобретение навыков экспериментального...

Курсовая работа по дисциплине «Организация ЭВМ и систем» iconКурсовая работа по дисциплине «Технология и оборудование лесозаготовительного производства»
«Проект организации технологического процесса на лесосечных работах с внедрением систем и машин»

Курсовая работа по дисциплине «Организация ЭВМ и систем» iconМетодические указания по контрольно-курсовой работе по дисциплине эксплуатацияэвми систем
Методические указания по ккр составлены доц каф ЭВМ лебеденко Ю. И. и обсуждены на заседании кафедры ЭВМ факультета кибернетики

Курсовая работа по дисциплине «Организация ЭВМ и систем» iconКурсовая работа по дисциплине «Теоретические основы организации монтажа,...
Специальность: 220301 «Автоматизация технологических процессов и производств (по отраслям)»

Курсовая работа по дисциплине «Организация ЭВМ и систем» iconКурсовая работа по дисциплине «Бухгалтерский (финансовый) учет»
Организация учета процесса продажи товаров и расчет финансового результата от продажи 13

Курсовая работа по дисциплине «Организация ЭВМ и систем» iconПрактическая работа №12 по дисциплине Организация обслуживания, монтаж...
Цель работы: научиться осуществлять замену двигателя в стрелочном электроприводе

Курсовая работа по дисциплине «Организация ЭВМ и систем» iconКурсовая работа по дисциплине «Информатика» на тему «Обмен данными в ms office»
Курсовая работа «Обмен данными в ms office» содержит 27 страниц печатного текста, 4 рисунка, 5 таблиц, использовано 5 источников

Курсовая работа по дисциплине «Организация ЭВМ и систем» icon«Организация ЭВМ и систем» Отчёт по работе №4. Разработка алгоритма...
В современных ЭВМ используются два варианта представления чисел с фиксированной запятой: а все числа по модулю меньше 1 – запятая...



Образовательный материал



При копировании материала укажите ссылку © 2013
контакты
lit-yaz.ru
главная страница